文章 ID: 000080951 内容类型: 错误讯息 上次审核日期: 2020 年 06 月 12 日

内部错误:子系统:FYGR,文件:/quartus/fitter/fygr/fygr_cdr_op.cpp,行:2875

环境

  • 英特尔® Quartus® Prime 标准版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于英特尔® Quartus® Prime 标准版软件版本 19.1 或更早版本有问题,当为 LVDS 分配了 I/O 标准时,您可能会看到此内部错误,但是该引脚未连接到 LVDS IP。此问题仅发生在 Max® V 设备中。

    解决方法

    为解决该问题,如果引脚未连接到 LVDS IP,请将 I/O 标准LVDS 更改为另一种 I/O 标准。

    相关产品

    本文适用于 1 产品

    MAX® V CPLD

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。