关键问题
说明
此问题会影响 DDR3 产品。
支持 400MHz DDR3 存在以下限制 具有多端口前端的硬内存接口，旨在实现Cyclone V 设备：
问题 1：
使用示例设计的硬件测试即使可能失败 TimeQuest 没有报告的计时违规。
问题 2：
不支持大于 64 位的 Avalon 数据宽度。
问题 3：
单向Avalon端口操作不正确 已通过验证。
解决方法
以下变通办法适用于以下问题：
问题 1：
设置并保持时序余量，以便在硬核内存之间传输 控制器和核心逻辑可能无法平衡。使用set_min_delay 限制以提高两者之间传输的保留时间余量 硬内存控制器和内核逻辑。
此问题将在将来的版本中修复。
问题 2：
使用 32 位或 64 位Avalon数据宽度。
将来将支持 128 位和 256 位的数据宽度 版本。
问题 3：
对于此问题，没有解决方法。
单向Avalon端口的运行将经过验证 未来版本。