文章 ID: 000080870 内容类型: 故障排除 上次审核日期: 2021 年 08 月 27 日

为什么在选择"AN/LT"和"PCS_only"选项时,面向以太网英特尔® Stratix® 10 FPGA IP 的 E-Tile 硬 IP 设计示例模拟不完整?

环境

  • 英特尔® Quartus® Prime Pro Edition
  • 适用于以太网英特尔® FPGA IP 的
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于英特尔® Quartus® Prime 软件版本 19.1 及更早版本出现问题,所选的面向以太网英特尔® Stratix® 10 FPGA IP 的E-Tile硬 IP 设计示例测试台和"PCS_only"选项将无法完成。

    解决方法

    要解决此问题,执行以下步骤:

    1.) 导航至alt_ehip3_0_example_design/example_testbench目录

    2.) 打开"basic_avl_tb_top.sv"文件

    3.) 更改第 461 行:从:

    #5000 i_reconfig_clk = ~i_reconfig_clk;

    自:

    #500 i_reconfig_clk = ~i_reconfig_clk;

    4.) 重新运行模拟

    此问题计划在 英特尔® Quartus® Prime 软件的未来版本中修复。

    相关产品

    本文适用于 2 产品

    英特尔® Stratix® 10 MX FPGA
    英特尔® Stratix® 10 TX FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。