文章 ID: 000080830 内容类型: 故障排除 上次审核日期: 2021 年 08 月 27 日

为什么支持多功能的 H-Tile 设备的英特尔® Stratix® 10 Avalon®-ST PCI Express* 硬核 IP 会生成具有 max_read_req_size 参数（适用于 PF2 和 PF3 的max_read_req_size参数）至 0 的 RTL？

环境

  • 英特尔® Quartus® Prime Pro Edition
  • 适用于 PCI Express* 的 Avalon-ST 英特尔® Stratix® 10 硬核 IP
  • PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    关键问题

    说明

    由于英特尔® Quartus® Prime Pro 版本 18.0 出现问题，支持多功能的 H-Tile 英特尔® Stratix® 10 Avalon®-ST PCI Express* 硬核 IP 将具有针对PF2和PF3的max_read_req_size参数生成 RTL，设置为 0，而不是 PCIe 规范规定的 2。

    解决方法

    此问题英特尔® Quartus® Prime Pro 版本 18.1 中解决。

    相关产品

    本文适用于 1 产品

    英特尔® Stratix® 10 FPGA 和 SoC FPGA

    更多帮助？

    联系支持中心

    法律声明

    1

    在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。