文章 ID: 000080825 内容类型: 故障排除 上次审核日期: 2021 年 08 月 27 日

为什么低延迟 40-100 Gbps 以太网 IP 内核会挂起或发送错误的数据包,以了解某些 TX Avalon-ST 接口条件?

环境

  • 英特尔® Quartus® Prime 标准版
  • 英特尔® Quartus® Prime Pro Edition
  • 低延迟 40G 100G 以太网
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    早于 Quartus® Prime 软件 v16.0 的低延迟 40-100 Gbps 以太网 IP 内核版本无法正确处理 TX Avalon-ST 接口的以下条件。如果发生以下条件,使用早期版本的 IP 内核的任何设计都可能会挂起或发送错误的数据包:

    1. 在多周期数据包的传输过程中,TX 有效性在起始数据包 (SOP) 和端到包 (EOP) 之间的有效数据包内较低(客户端在传输多周期数据包期间重置有效的信号)
    2. 数据包大小小于 9 字节
    3. 背对背 SOP
    4. 背对背 EOP

    虽然 Avalon-ST 协议允许出现此类情况,但 IP 内核不支持此类情况。

    错误数据包可能有 FCS 或其他错误,或者可能低于最小 IPG 长度。

     
    解决方法

    在 IP 内核的预 16.0 版本中,必须修改应用程序以避免这些条件。IP 内核挂起问题在低延迟 40-100 Gbps 以太网 IP 核 v16.0 及更高版本中得到解决。IP 核将这些条件识别为无效的输入,并将其标记为错误。

    相关产品

    本文适用于 7 产品

    Stratix® V E FPGA
    Stratix® V GS FPGA
    Stratix® V GX FPGA
    英特尔® Arria® 10 FPGA 和 SoC FPGA
    英特尔® Arria® 10 GT FPGA
    英特尔® Arria® 10 GX FPGA
    英特尔® Arria® 10 SX SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。