文章 ID: 000080760 内容类型: 故障排除 上次审核日期: 2021 年 08 月 27 日

在Altera设备中使用 DPA 时,是否在 DPA 锁信号表明后修复了相位设置?

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

不可以,在Altera®设备中,DPA 电路不断调整相位设置,除非是可选的 已表明 altlvds 宏功能中的rx_dpll_hold端口。

当您知道自己将拥有超出 DPA 运行长度规范的长时间静态数据时,rx_dpll_hold输入端口很有用。 您可以声称此端口将 DPA 保留在其当前设置中。 DPA 锁信号可能仍在切换,不会受到 rx_dpll_hold 端口的影响。 

当数据与时钟之间的相位关系发生变化时,DPA 将相应地调整相位设置。DPA 旨在在设备操作期间,在电压和温度变化之间保持参考时钟和数据的最佳相位关系。

相关产品

本文适用于 6 产品

Arria® GX FPGA
Stratix® II GX FPGA
Stratix® II FPGA
Stratix® IV GX FPGA
Stratix® III FPGA
Stratix® IV E FPGA

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。