关键问题
说明
此问题会影响 DDR3 产品。
面向 Arria V 设备并运行的四分之一速率 DDR3 设计 667 MHz 时可能无法满足地址和命令的计时要求 并读取捕获路径。
解决方法
此问题的变通办法是添加以下限制 至 SDC 文件：
如果 {} { foreach { ck_pin } { set_clock_uncertainty -从 [get_clocks] - 到 [get_clocks ] -add-hold 0.200 }}
此外，建议使用 800 MHz 速度等级内存组件。
此问题将在将来的版本中修复。