文章 ID: 000080746 内容类型: 故障排除 上次审核日期: 2014 年 05 月 02 日

适用于 PCI Express 的 Altera 硬 IP 的 128 位 Avalon-MM Txs 从接口可以使用 ByteEnable=0x01 句柄读/写请求吗?

环境

    英特尔® Quartus® Prime 设计软件
    PCI Express*
BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

由于 Quartus® II 软件版本 13.1 及更早版本出现问题,支持 PCI Express* 的硬 IP 的 128 位 Avalon-MM® Txs 从接口在 Byteenable = 0x01、0x03 或 0x7 Avalon-MM 接口时,无法生成正确的 PCI Express TLP 数据包。

Avalon-MM 桥使用突发计数正确运行 = 1 和以下字节启用(DW 字节启用)

16'hF000
16'h0F00
16'h00F0
16'h000F
16'hFF00
16'h0FF0
16'h00FF
16'hFFF0
16'h0FFF
16'hFFFF

解决方法

要解决此问题,使用 64 位 Avalon-MM Txs 从接口,或使用 128 位Avalon-MM Txs 从接口将 ByteEnable 设置为 0x07(设置 4 字节启用或更多)。

目前没有解决此问题的计划。

相关产品

本文适用于 5 产品

Cyclone® V FPGA 和 SoC FPGA
英特尔® Cyclone® 10 FPGA
Stratix® V FPGA
Arria® V FPGA 和 SoC FPGA
英特尔® Arria® 10 FPGA 和 SoC FPGA

1

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。