关键问题
使用高性能控制器 II (HPC II) 的设计 带有启用 配置和状态寄存器的架构 接口 选项打开,无法访问 CSR 地址 0×05 和 0×06 内容。
此问题影响所有使用高性能的设计 采用 Enable Configuration 和 状态寄存器接口 选项打开。
您的设计无法模拟,并且无法在硬件中工作。
要访问 CSR 地址 0×005 和 0×006 的内容,执行 以下步骤:
- 打开 < 变体名称>_controller_phy.v 文件。
- 在实例化 体名称下搜索以下调试
_phy
端口。 - 将这些端口导出到 >_example.v 文件。
- 使用 Avalon-MM 协议访问 CSR 地址 0×005 以及通过调试端口提供 0×006 的内容。
dbg_clk
(时钟)
dbg_addr
(地址)
dbg_cs
(芯片选择)
dbg_waitrequest
(等待请求)
dbg_wr
(写入请求)
dbg_wr_data
(写入数据)
dbg_rd
(阅读请求)
dbg_dr_data
(读取数据)
此问题将无法解决。