文章 ID: 000080689 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

为什么当我使用 DSP Builder 版本 1.0 时。我的设计是否在软件中正确模拟,但未在硬件中运行?

环境

  • 面向英特尔® FPGA 的 DSP Builder
  • DSP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明 如果设计包含延迟模块且未明确将全局重置分配给与主板上一个已知值绑定的输入引脚,则可能会出现此问题。DSP Builder 会自动为延迟模块创建一个全局同步重置。如果在放置和路由过程中将全局重置分配到主板上未连接的引脚,则延迟模块的输出将处于未知状态。

    如果您不想使用全局重置,则必须将其分配给一个与主板上的接头相连的引脚。

    例如,如果您使用的是 DSP 开发板,则可以将重置分配给任何接地的快速 I/O 引脚。所有引脚分配都必须在 Quartus 中进行®II 软件。

    如果要使用全局重置,您必须将其分配给一个引脚,该引脚可以由主板上的逻辑级别 1 或逻辑级别 0 驱动。如果您使用的是 DSP 开发板,则可以将全局重置分配到连接到侧交换机的四个引脚之一。

    相关产品

    本文适用于 1 产品

    英特尔® 可编程设备

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。