Error （18694）：PLL 上的参考时钟"qsys_top_0|a10_tse_mac_pcs|a10_tse_mac_pcs|i_lvdsio_rx_0|core|arch_inst|internal_pll.pll_inst|altera_lvds_core20_iopll"（提供Altera LVDS SERDES IP 实例）不由专用参考时钟驱动。

由于从英特尔® Quartus® Prime 专业版 18.1 软件以及从 英特尔® Quartus® Prime 标准版 19.1 软件开始使用单端口三速以太网和 AN647 的板载 PHY 芯片参考设计时，用户会遇到以下英特尔® Quartus®项目设计编译错误。

该错误是由于参考设计中显示的以下 QSF 分配正在手动向全局时钟推广 LVDS 参考时钟所导致的。

 set_instance_assignment - name GLOBAL_SIGNAL GLOBAL_CLOCK 到 ref_clk

Error （18694）：PLL 上的参考时钟"qsys_top_0|a10_tse_mac_pcs|a10_tse_mac_pcs|i_lvdsio_rx_0|core|arch_inst|internal_pll.pll_inst|altera_lvds_core20_iopll"（提供Altera LVDS SERDES IP 实例）不由同一组的专用参考时钟引脚驱动。使用专用参考时钟引脚，确保满足 LVDS SERDES IP 最大数据速率规范。

要解决此问题，通过下面所示的 QSF 分配手动禁用 LVDS refclk 的促销

set_instance_assignment名称 GLOBAL_SIGNAL 关闭 - 至 ref_clk