文章 ID: 000080673 内容类型: 故障排除 上次审核日期: 2021 年 08 月 27 日

为什么在 ILAS 阶段，JESD204B 英特尔® FPGA IP 将 IP 恢复到 CGS 状态时，编程csr_cgs_bypass_sysref寄存器位到"0"？

环境

  • 英特尔® Quartus® Prime Pro Edition
  • 英特尔® Quartus® Prime 标准版
  • JESD204B 英特尔® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于英特尔® Quartus® Prime 标准版和专业版软件存在一个已知问题，当 JESD204B 英特尔 FPGA IP进入 ILAS 阶段时，将对 IP 恢复到 CGS 状态时，将 csr_cgs_bypass_sysref 寄存器位编程为"0"。这会影响英特尔 Agilex®、英特尔 Stratix® 10、英特尔 Arria® 10 和 英特尔 Cyclone® 10 GX 设备产品家族。

    解决方法

    要解决此问题，在 JESD204B 英特尔 FPGA IP处于 ILAS 阶段时，避免对 csr_cgs_bypass_sysref 寄存器位编程。对此，没有计划进行修复。

    相关产品

    本文适用于 4 产品

    英特尔® Cyclone® 10 GX FPGA
    英特尔® Agilex™ FPGA 和 SoC FPGA
    英特尔® Arria® 10 FPGA 和 SoC FPGA
    英特尔® Stratix® 10 FPGA 和 SoC FPGA

    更多帮助？

    联系支持中心

    法律声明

    1

    在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。