文章 ID: 000080665 内容类型: 产品信息和文件上次审核日期: 2021 年 08 月 27 日

如何使用 IOPLL 或 PLL 模式下的原生 PHY 将高级接口总线（AIB）时钟提供给以太网英特尔® Stratix® 10 FPGA IP 的 E-tile 硬核 IP？

环境

错误 ID: 2206392639

Quartus 版本

英特尔® Quartus® Prime Pro Edition

已找到版本: 18.1

FPGA 知识产权

适用于以太网英特尔® FPGA IP 的

已找到版本: 18.1

BUILT IN - ARTICLE INTRO SECOND COMPONENT

关键问题

说明

由于当前版本的以太网 E-tile 硬 IP 英特尔® Stratix® 10 FPGA IP 受限，无法将外部时钟源用作向 AIB 时钟提供的输入。

解决方法

此功能计划被计划添加到英特尔® Quartus® Prime 软件的未来版本中。