说明
由于英特尔® Quartus® Prime 专业版软件版本 20.1 和 20.2 出现问题，您可能会在 fitter 阶段看到此内部错误。此问题仅发生在针对 eSRAM 英特尔® Stratix® 10 FPGA IP 的设计中。
解决方法
要解决此问题，执行以下操作
1. open /esram_1914/synth/_1914_
2. 查找c0_sd_n_0_reg信号并按照以下altera_attribute删除。
（以前） （* altera_attribute = "名称FORCE_HYPER_REGISTER_FOR_UIB_ESRAM_CORE_REGISTER ON"*） 逻辑c0_sd_n_0_reg/* 合成 dont_merge */;
（事后） 逻辑c0_sd_n_0_reg/* 合成dont_merge */;
3. 如果您使用其他 eSRAM 通道，重复所有其它信号的相同更改，c1_sd_n_0_reg c7_sd_n_0_reg。
这个问题从英特尔® Quartus® Prime 专业版软件的版本 20.3 开始修复。