由于 Quartus® Prime Standard Edition 软件 18.1 版存在一个问题,在编译实例化一个或多个时钟控制模块 (ALTCLKCTRL) 的设计时,您可能会看到此内部错误。
面向 Cyclone® V 设备时会出现此问题。
要变通此错误,请从设计中删除时钟控制块 (ALTCLKCTRL),并自动调整设计。
从 Quartus® Prime Standard Edition 软件版本 19.1 开始,该问题已修复。
由于 Quartus® Prime Standard Edition 软件 18.1 版存在一个问题,在编译实例化一个或多个时钟控制模块 (ALTCLKCTRL) 的设计时,您可能会看到此内部错误。
面向 Cyclone® V 设备时会出现此问题。
要变通此错误,请从设计中删除时钟控制块 (ALTCLKCTRL),并自动调整设计。
从 Quartus® Prime Standard Edition 软件版本 19.1 开始,该问题已修复。
1
在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。
本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。