文章 ID: 000080474 内容类型: 错误讯息 上次审核日期: 2019 年 07 月 16 日

内部错误:子系统:VPR20KMAIN,文件:/quartus/fitter/vpr20k/vpr_common/cluster_greedy.c,行:3682

环境

    英特尔® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

由于 Quartus® Prime Standard Edition 软件 18.1 版存在一个问题,在编译实例化一个或多个时钟控制模块 (ALTCLKCTRL) 的设计时,您可能会看到此内部错误。

面向 Cyclone® V 设备时会出现此问题。

解决方法

要变通此错误,请从设计中删除时钟控制块 (ALTCLKCTRL),并自动调整设计。

从 Quartus® Prime Standard Edition 软件版本 19.1 开始,该问题已修复。

相关产品

本文适用于 1 产品

Cyclone® V FPGA 和 SoC FPGA

1

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。