文章 ID: 000080465 内容类型: 错误讯息 上次审核日期: 2019 年 06 月 03 日

警告:(vsim-3473)组件实例 "<uart instance="" ip="" name=""> :my_uart_testip_rs232_0"不受约束</uart>

环境

  • 英特尔® Quartus® Prime 标准版
  • RS232 UART 英特尔® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于英特尔® Quartus® Prime 软件版本 18.1 Update 1 及更早版本出现问题,在模拟器日志文件中运行 RS232 UART IP 模拟时,您可能会看到模拟器日志文件中关于组件"MY_UART_TESTIP_RS232_0"的警告消息。这是因为缺少一些用于模拟的 IP 文件。

    解决方法

    要解决此问题,在 Platform Designer 中生成 RS232 UART IP 模拟文件时选择 Verilog

    相关产品

    本文适用于 1 产品

    英特尔® 可编程设备

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。