文章 ID: 000080460 内容类型: 故障排除 上次审核日期: 2021 年 08 月 27 日

为什么在 Quartus® II 软件版本 15.0 更新 2 的Cyclone® V 设备中出现最低脉冲宽度时序违规?

环境

  • 英特尔® Quartus® II 订阅版
  • 故障注入英特尔® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于 Quartus® II 软件版本 15.0 Update 2 出现问题,当具有以下时钟限制的Cyclone® V 设备中实施单粒子翻转 (SEU) 功能时,您可能会发现故障注入 IP 中某些信号的最低脉冲宽度时序违规。

    create_clock -name intosc -period 10.000 [get_nets {*fault_injection_0|alt_fault_injection_component|alt_fi_inst|intosc}]

    解决方法

    问题从英特尔® Quartus® Prime 标准版软件版本 16.0r 开始修复。

    相关产品

    本文适用于 1 产品

    Cyclone® V FPGA 和 SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。