面向 英特尔® Cyclone® 10 低功耗设备的 IOPLL IP 的 Verilog HDL 模拟模型在英特尔® Quartus® Prime 标准版软件 17.1 及更早版本中不受支持。您将看到 IOPLL 输出时钟不切换。
为英特尔® Cyclone®低功耗设备模拟 IOPLL IP,可以使用 17.1 中的 VHDL 仿真模型,也可以在英特尔® Quartus® Prime 标准版软件版本 18.0 或更高版本中使用 Verilog HDL 模型。
面向 英特尔® Cyclone® 10 低功耗设备的 IOPLL IP 的 Verilog HDL 模拟模型在英特尔® Quartus® Prime 标准版软件 17.1 及更早版本中不受支持。您将看到 IOPLL 输出时钟不切换。
为英特尔® Cyclone®低功耗设备模拟 IOPLL IP,可以使用 17.1 中的 VHDL 仿真模型,也可以在英特尔® Quartus® Prime 标准版软件版本 18.0 或更高版本中使用 Verilog HDL 模型。
1
在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。
本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。