文章 ID: 000080436 内容类型: 故障排除 上次审核日期: 2019 年 07 月 03 日

为什么 AN830:英特尔® FPGA 三速以太网和板载 PHY 芯片参考设计无法在 10 Mbps 和 100 Mbps 下执行自动协商?

环境

  • 英特尔® Quartus® Prime Pro Edition
  • 三速以太网英特尔® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    AN830 出现一个问题:英特尔® FPGA 使用 英特尔® Quartus® Prime 专业版软件 17.1 生成的 英特尔® FPGA 三速以太网和板载 PHY 芯片参考设计,英特尔® FPGA 三速以太网 IP 核无法以 10 Mbps 和 100 Mbps 的速度与链接合作伙伴执行自动协商。

    这是因为在与链接合作伙伴的自动协商期间,英特尔® Stratix®的 10 GX 信号完整性开发套件主板 Marvell* 88E1111 PHY 芯片未正确发布 10 Mbps 和 100 Mbps 速度。

      

    解决方法

    为了避免此错误,需要对位于参考设计/sc_tcl中的 tse_marvel_phy.tcl 脚本进行修订,并进行以下设计更改。

     

    tse_marvel_phy.tcl 脚本的行 131 中包括以下行在默认 { 条件中:

    如果 { $PHY_COPPER_DUPLEX == 1} {

    设置quad_phy_register_value_temp [expr {$quad_phy_register_value_temp | 0x0140}];

    放入“广告 PHY 100BASE-TX & 10BASE-TX 全双工”;

    } 其他 {

    设置quad_phy_register_value_temp [expr {$quad_phy_register_value_temp | 0x00A0}];

    放入“广告 PHY 100BASE-TX & 10BASE-TX 半双工”;

    }

     

    这个问题计划在将来的 AN 830 版本中修复:英特尔® FPGA三速以太网和板载 PHY 芯片参考设计。

    相关产品

    本文适用于 1 产品

    英特尔® Stratix® 10 FPGA 和 SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。