关键问题
由于 RS-FEC 模式下的低延迟 100G 以太网英特尔® Stratix® 10 FPGA IP 内核出现问题,Cadence* NCSim 和 Xcelium 中的模拟将失败。
将看到与以下所示类似的错误:
ncsim:*F,NOSNAP:库中不存在快照"basic_avl_tb_top"。
要解决此问题,请使用 Synopsys* VCSMX 或禁用 RS-FEC。
此问题尚未安排在英特尔® Quartus® Prime 软件的未来发行版中解决。
关键问题
由于 RS-FEC 模式下的低延迟 100G 以太网英特尔® Stratix® 10 FPGA IP 内核出现问题,Cadence* NCSim 和 Xcelium 中的模拟将失败。
将看到与以下所示类似的错误:
ncsim:*F,NOSNAP:库中不存在快照"basic_avl_tb_top"。
要解决此问题,请使用 Synopsys* VCSMX 或禁用 RS-FEC。
此问题尚未安排在英特尔® Quartus® Prime 软件的未来发行版中解决。
1
在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。
本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。