文章 ID: 000080310 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

仿真Altera_PLL 在体积下输入相移时是否有问题?

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

可以。在使用 Quartus® II 软件版本 12.0 中生成的模拟模型进入程度转换时,模拟 Altera_PLL 超级功能时存在问题。

如果您进入程度的相移,您将无法看到 ModelSim-Altera模拟结果的正确相位移位。

Quartus® II 软件版本 12.0 中的Altera_PLL 超级功能首次支持程度转换输入。

解决方法

为了获得正确的相位移位,您需要在时间间隔段内输入相移。或者您可以更改 megawi从而d .v 文件中的编码,如下所示:

.phase_shift0 = ,

.phase_shift0 = ,

此问题将在 Quartus II 软件的未来版本中解决。

相关产品

本文适用于 4 产品

Stratix® V GS FPGA
Stratix® V GT FPGA
Stratix® V E FPGA
Stratix® V GX FPGA

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。