文章 ID: 000080235 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

我可以在设计中为两个 ALTMEMPHY 实例共享一个 PLL 吗？

环境

  • PLL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    不能，您不能在设计中为两个 ALTMEMPHY 实例共享一个 PLL，因为异步时钟和模拟时钟不能在两个控制器之间共享。只有静态时钟才能在多个数据速率相同的控制器之间共享。

    每个 ALTMEMPHY 实例需要单独的 PLL。如果您的设计中有两个 ALTMEMPHY 实例，便会使用两个 PLL。

    相关产品

    本文适用于 11 产品

    Cyclone® III FPGA
    Cyclone® IV E FPGA
    Stratix® II GX FPGA
    Stratix® II FPGA
    Cyclone® IV GX FPGA
    Stratix® IV GX FPGA
    Stratix® III FPGA
    Arria® II GX FPGA
    Stratix® IV GT FPGA
    Arria® GX FPGA
    Stratix® IV E FPGA

    更多帮助？

    联系支持中心

    法律声明

    1

    在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。