文章 ID: 000080203 内容类型: 故障排除 上次审核日期: 2021 年 08 月 29 日

为什么面向 PCI Express CraWaitRequest_o的 Arria 10 硬核 IP 从未针对 CRA 内部配置空间寄存器进行分离？

环境

  • 英特尔® Quartus® II 订阅版
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明 由于 Avalon®-MM 模式下 PCI Express® Arria® 10 硬核 IP 出现问题，控制寄存器访问 （CRA） 等待请求信号 （CRA）CraWaitRequest_o） 切勿为访问 CRA 配置空间寄存器而解组装（偏移0x3c00 - 0x3c6c）。
    解决方法

    修改以下始终模块，从 ~行 340 开始，在文件 altpciexpav128_cr_avalon.v 以粗体字添加项目到敏感性列表中：

    选择返回的读数据并读取有效
    始终 @（addr_decode_reg、AdTrReadData_i、AdTrReadDataVld_i或者
    A2PMbReadData_i或A2PMbReadDataVld_i或
    P2AMbReadData_i或P2AMbReadDataVld_i或
    RuptReadData_i或RuptReadDataVld_i或
    RpReadData_i或RpReadDataVld_i或
    RdBakReadData_i、RdBakReadDataVld_i或CfgReadDataVld_i）

    此问题计划在 Quartus® II 软件的未来版本中解决。

    相关产品

    本文适用于 16 产品

    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Cyclone® V GX FPGA
    Stratix® V GT FPGA
    Stratix® V GS FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    英特尔® Arria® 10 GT FPGA
    Arria® V GT FPGA
    英特尔® Arria® 10 GX FPGA
    英特尔® Arria® 10 SX SoC FPGA
    Cyclone® V SE SoC FPGA

    更多帮助？

    联系支持中心

    法律声明

    1

    在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。