由于 Quartus® II 软件版本 10.1 SP1 和更高版本出现了问题, phaseclock_select
即使两个 PLL 的其余端口不常见,共享常见端口的 Stratix® IV PLL 也可能会错误地被合并在一起。
这个问题可能会导致门级模拟和硬件的功能问题。
要解决此问题,关闭 自动合并 PLL Fitter 设置,以防止 Quartus II 软件合并 PLL。
此问题计划在 Quartus II 软件的未来版本中得到解决。
由于 Quartus® II 软件版本 10.1 SP1 和更高版本出现了问题, phaseclock_select
即使两个 PLL 的其余端口不常见,共享常见端口的 Stratix® IV PLL 也可能会错误地被合并在一起。
这个问题可能会导致门级模拟和硬件的功能问题。
要解决此问题,关闭 自动合并 PLL Fitter 设置,以防止 Quartus II 软件合并 PLL。
此问题计划在 Quartus II 软件的未来版本中得到解决。
1
在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。
本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。