说明
可以，您可以对Altera®设备进行编程，这些设备在特定设备产品家族内同时支持 ISP。
当联合测试操作组 （JTAG） ISP 时钟 （TCK） 以高频率（1 至 10 MHz）运行时，与内存单元的编程脉冲时间相比，将数据和地址信息移入设备所需的时间可忽略不计。
在 JTAG 链中对多个设备进行编程时，并发编程允许同时应用每个设备的编程脉冲。因此，这种并行编程可以大幅缩短编程时间。
当 TCK 以低频率 （~100 kHz） 运行时，与内存单元的编程脉冲时间相比，将数据和地址信息转移到设备中的时间变得主要。因此，在这种低频率下，并发编程的优势可忽略不数。
Altera在使用串行矢量格式文件 （.svf）、Jam™ 文件 （.jam） 和 Jam Byte-Code 文件 （.jbc） 时支持并发编程。只要同一家族的多个设备成为目标，这些文件格式便会自动使用并发编程。
如欲了解更多信息，请参阅 MAX II 设备系统内可编程性指南 （PDF）和AN 100：系统内可编程性指南 （PDF）.