文章 ID: 000080134 内容类型: 错误讯息 上次审核日期: 2014 年 12 月 03 日

错误：通道不确定性必须大于或等于 0

环境

  • 英特尔® Quartus® II 软件
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    当您将 DDR3 SDRAM 控制器与 UniPHY 配合使用时，并按照 FPGA wiki 页面（英特尔社区） Measuring_Channel_Signal_Integrity 操作 DDR3 IP GUI 的“板设置”选项卡中的 ISI 参数，您可能会得到负数。如果在 GUI 中输入负数，您将收到上述错误消息。

    解决方法

    若要避免出现错误消息，请在计算 ISI 参数的负数时输入零。

    相关产品

    本文适用于 15 产品

    Arria® V GX FPGA
    Cyclone® V GT FPGA
    Stratix® V E FPGA
    Stratix® V GS FPGA
    Stratix® V GT FPGA
    Stratix® V GX FPGA
    Cyclone® V SX SoC FPGA
    Arria® V GT FPGA
    Arria® V GZ FPGA
    Cyclone® V E FPGA
    Cyclone® V GX FPGA
    Arria® V ST SoC FPGA
    Arria® V SX SoC FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V ST SoC FPGA

    更多帮助？

    联系支持中心

    法律声明

    1

    在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。