说明
在Stratix设备中使用 DQS 信号时,需要确保配置后对FPGA的 DLL 参考时钟始终有效。这意味着 DLL 参考时钟需要满足 IO 标准的 VIH 和标准。如果 DLL 参考时钟不符合指定的电压级别,DLL 初始化阶段可能会损坏,导致不正确的相移值。即使 DLL 是自校准的,但是如果计数器基础值在初始化过程中损坏,则相移的偏移将不正确,并且无法更新,除非您为设备通电。
调试此问题时,首先检查 DLL 参考时钟上的终止。对 VTT 的下拉功能允许 DLL 参考时钟信号在无驱动线路时进入确定状态。
调试此问题时,首先检查 DLL 参考时钟上的终止。对 VTT 的下拉功能允许 DLL 参考时钟信号在无驱动线路时进入确定状态。