面向 Stratix® V 设备的 Quartus® II 软件生成的 IBIS 模型文件不包含 IBIS 模型文件中模型的命名命名文件。
IBIS 模型的命名命名命名如下：
|命名命名命名
所有型号均采用以下命名方法__
指：
lvttl - 3.3V LVTTL
lvcmos - 3.3V LVCMOS
25 - 2.5V LVCMOS
18 - 1.8V LVCMOS
15 - 1.5V LVCMOS
12 - 1.2V LVCMOS
hstl18i - 1.8V HSTL Class I
hstl15i - 1.5V HSTL I 类
hstl12i - 1.2V HSTL Class I
hstl18ii - 1.8V HSTL II 类
hstl15ii - 1.5V HSTL Class II
hstl12ii - 1.2V HSTL Class II
sstl2i - 2.5V SSTL Class I
sstl18i - 1.8V SSTL I 类
sstl15i - 1.5V SSTL Class I
sstl2ii - 2.5V SSTL Class II
sstl18ii - 1.8V SSTL Class II
sstl15ii - 1.5V SSTL Class II
sstl135 - 1.35V SSTL
sstl125 - 1.25V SSTL
hsul12 - 1.2V HSUL
lvds - 2.5V LVDS
minilvds - 2.5V mini-LVDS
rsds - 2.5V RSDS
lvpecl25 - 2.5V LVPECL
dhstl18i - 差分 1.8V HSTL I 级
dhstl15i - 差分 1.5V HSTL I 类
dhstl12i - 差分 1.2V HSTL I 类
dhstl18ii - 差分 1.8V HSTL II 类
dhstl15ii - 差分 1.5V HSTL II 类
dhstl12ii - 差分 1.2V HSTL II 类
dsstl2i - 差分 2.5V SSTL I 类
dsstl18i - 差分 1.8V SSTL I 类
dsstl15i - 差分 1.5V SSTL I 类
dsstl2ii - 差分 2.5V SSTL II 类
dsstl18ii - 差分 1.8V SSTL II 类
dsstl15ii - 差分 1.5V SSTL II 类
指：
顶部和底部 I/O 组（以字母"c"开头）：
crin - 列输入，DIFFIO_RX引脚
ctin - 列输入，DIFFIO_TX针
crio - 列 I/O，DIFFIO_RX 针
ctio - 列 I/O，DIFFIO_TX 针
推断：
s0 - 慢速旋转速率
s1 - 快速旋转速率
d12 - 12mA 电流强度
r25 - 25 Ohm 系列片上终端，无需校准
r50c - 50 Ohm 系列片上终端（支持校准）
e3r - 模拟 LVDS/mini-LVDS/RSDS，带 3 个外部电阻器
p0 - 禁用预加重
p1 - 启用预加重
v0 - 低 VOD
v1 - 中低 VOD
v2 - 中高 VOD
v3 - 高 VOD
|
例如：lvcmos_crio_d16s3是指 3.3V LVCMOS I/O 标准，带 16mA 驱动器
在 I/O 组顶部和底部设置强度和快速旋转速率
|