文章 ID: 000079959 内容类型: 错误讯息 上次审核日期: 2014 年 02 月 06 日

错误 (15629):凌动“梳状~6”依赖于未连接的输入端口

环境

  • 英特尔® Quartus® II 订阅版
  • PLL 重新配置英特尔® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    在 Quartus® II 软件中实例化Altera® PLL 重新配置 IP 并启用物理合成时,您可能会看到此错误。

    解决方法

    修改 altera_pll_reconfig_core.v 文件,如下所示:

    1. 查找generic_lcell_comb模块定义
    2. 在模块关键字之前添加 (* altera_attribute = “-name ADV_NETLIST_OPT_ALLOWED \”NEVER ALLOW\“” *)。

    该问题已在 Quartus® 软件版本 13.1 中修复。

    相关产品

    本文适用于 14 产品

    Cyclone® V SE SoC FPGA
    Cyclone® V E FPGA
    Stratix® V E FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA
    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Cyclone® V GX FPGA
    Stratix® V GT FPGA
    Stratix® V GS FPGA
    Arria® V GZ FPGA
    Cyclone® V ST SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。