文章 ID: 000079941 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

Stratix V 引脚输出表：已知问题

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

问题 63753： 为所有Stratix V 设备找出表格，日期为 2012 年 7 月和更早

引脚输出文件不显示在配置模式为活动模式时，DCLK 可在配置后用作用户 I/O。 当配置模式为活动模式时，DCLK 可在配置后用作常规 I/O 引脚

相关产品

本文适用于 4 产品

Stratix® V GS FPGA
Stratix® V E FPGA
Stratix® V GX FPGA
Stratix® V GT FPGA

更多帮助？

联系支持中心

法律声明

1

在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。