文章 ID: 000079921 内容类型: 故障排除 上次审核日期: 2021 年 08 月 29 日

使用 UniPHY 的 QDR II 和 QDR II SRAM 控制器在 550MHz 下写入时序违规

环境

  • 英特尔® Quartus® II 订阅版
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    关键问题

    说明

    面向 Stratix V 设备的设计可能生产 550MHz 写时违规。

    解决方法

    对于此问题，没有解决方法。

    相关产品

    本文适用于 1 产品

    Stratix® V FPGA

    更多帮助？

    联系支持中心

    法律声明

    1

    在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。