关键问题
Synopsys 设计限制文件(.sdc) 提供 Interlaken MegaCore 功能可切割所有时序关系 时钟间。此限制对于 设计示例,但它不提供开发的良好示例 客户设计。
如果您将 .sdc 与您自己的设计一同使用,则 设计可能无法在硬件中正常运行。
在您自己的设计中,请确保您不会意外地缩短时序路径。 不要依赖 IP 随带 的 .sdc 文件 内核,用于示例,说明如何仅制定必要的时序路径 削减。
此问题在 Interlaken MegaCore 的版本 11.0 中解决 功能。