文章 ID: 000079854 内容类型: 错误讯息 上次审核日期: 2014 年 11 月 23 日

警告:“lpm_add_sub_component”实体上的端口“数据B”连接到宽度 32 的信号。模块中的信号的正式宽度为 16。 将忽略额外的位数。

环境

    英特尔® Quartus® II 订阅版
    DSP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

当您为 NCO II 英特尔® FPGA IP创建模拟模型时,您可能会看到警告。您也可能会看到以下警告消息:

警告:nco_altera_nco_ii_140_riojqbq.v(91) 的 Verilog HDL 或 VHDL 警告:对象“select_s”分配值但从不读取

解决方法

可以安全忽略这些警告,不会导致模拟问题,不会影响合成模型。

相关产品

本文适用于 18 产品

Cyclone® V SX SoC FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V GT FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
英特尔® Arria® 10 GT FPGA
Arria® V GT FPGA
英特尔® Arria® 10 GX FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Stratix® V GX FPGA
Stratix® V GT FPGA
Cyclone® V GX FPGA
Stratix® V GS FPGA
英特尔® Arria® 10 SX SoC FPGA
Cyclone® V SE SoC FPGA

1

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。