关键问题
说明
如果您尝试模拟，请使用 Mentor Graphics ModelSim-Altera 软件， 包含低延迟 PHY 宏功能的 VHDL 设计 使用 10 Gbps 的数据路径，模拟失败，并出现类似于错误 以下内容：
# ** Fatal: Error occurred in protected context.
# Time: 0 ps Iteration: 0 Instance: /test_tst/test_inst/test_inst/// File:
nofile
# FATAL ERROR while loading design
# Error loading design