文章 ID: 000079758 内容类型: 错误讯息 上次审核日期: 2021 年 08 月 28 日

错误： <system name="">.hps_0："HPS 至FPGA用户<0，1，2> 时钟频率"（S2FCLK_USER<0，1，2>CLK_FREQ）<频率>超出范围：< osc1 频率> - 100.0</system>

环境

  • 英特尔® Quartus® II 订阅版
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于 Quartus® II 软件版本 14.0 出现问题，Qsys 错误地将 HPS 用户时钟的最低频率限制为外部参考时钟 （OSC1/2） 的频率。


     

    解决方法

    要解决此问题，请在运行前，手动编辑 /生成/pll_config.h 文件中的用户时钟 PLL 设置，然后再运行，以构建软件预加载器。

    有关手动编辑 pll_config.h 的信息，请参阅 www.Rocketboards.org 上的 预加载器时钟自定义页面

    Quartus® II 软件的下一版本解决了这一问题

    相关产品

    本文适用于 5 产品

    Arria® V ST SoC FPGA
    Arria® V SX SoC FPGA
    Cyclone® V SX SoC FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V ST SoC FPGA

    更多帮助？

    联系支持中心

    法律声明

    1

    在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。