文章 ID: 000079703 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

UART0 引脚分配冲突错误

环境

  • 英特尔® Quartus® II 订阅版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    关键问题

    说明

    如果您的 HPS 设计是使用 Qsys v13.0 创建的,或者更早的, 并且在 v13.0 SP1 或更高版本中打开它,您可能会看到一条错误消息 与以下类似:

    The selected peripheral UART0 and are conflicting.

    在 v13.0 和更早版本中,用于 Arria 的 HPS 软 IP 组件 V SoC HPS 有不正确的引脚设置定义。UART0 引脚分配 在 HPS I/O 设置 0 中,HPS I/O 设置 2 互换。打开后 用不正确的引脚设置定义创建的设计, 插拔 引脚位置与其他组件引脚重叠。

    解决方法

    要解决此问题,执行以下步骤:

    1. 在 Qsys 中打开您的 SoC HPS 设计。
    2. 编辑 HPS 组件。
    3. 打开 Peripheral Pin 多路复用 页面。
    4. 更改 HPS 的UART0 引脚多路复用 I/O 设置 0HPS I/O 设置 2,反之亦然。

    相关产品

    本文适用于 1 产品

    Arria® V FPGA 和 SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。