文章 ID: 000079637 内容类型: 故障排除 上次审核日期: 2012 年 09 月 11 日

为什么针对 Stratix® V 设备的编译过程失败?

环境

  • 英特尔® Quartus® II 订阅版
  • FFT 英特尔® FPGA IP
  • FIR II 英特尔® FPGA IP
  • CIC 英特尔® FPGA IP
  • NCO 英特尔® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    关键问题

    说明

    在各种 MegaCore® 功能版本 10.1 及更早版本中,包含 IP 内核、面向 Stratix® V 设备的设计即使已获得 IP 内核的有效许可,也无法编译。请参阅Altera®解决方案 rd03082011_116

    受影响的配置

    以下 IP 内核设计针对 Stratix V 设备。

    • 中投 公司
    • FFT
    • FIR 编译器
    • NCO 编译器
    • POS-PHY 级别 4
    • Reed-Solomon
    • 三速以太网
    • 视频和图像处理套件
    • 维特比

    设计影响

    包含这些 IP 内核并针对Stratix V 设备的设计无法编译。

    解决方案状态

    此问题在 MegaCore 函数版本 11.0 中修复。

    解决方法

    要修复此问题,如果您拥有适用于这些 IP 内核的有效许可,可以按照以下步骤操作:

    1. 将您的 Quartus® II 软件安装升级到 10.1 Service Pack 1 版本。
    2. 将补丁 1.19 应用于 Quartus II 软件安装。
    3. 重新生成您的 IP 内核和设计中受此问题影响的任何其他内核。
    4. 重新编译设计。

    相关产品

    本文适用于 1 产品

    Stratix® V FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。