如何在模型技术 V-System/VHDL 中执行预编译或后期编译 VHDL 模拟？

说明 对于预编译模拟，执行以下步骤。 1. 使用 MAX PLUS II 软件创建您的设计。 2. 在本地工作目录中创建新目录。 3. 将您的设计.vhd 复制到新目录中。 4. 在编译 .vhd< 文件之前，创建一个 设计库，可键入 按照 UNIX 或 PC 提示符下的命令。子目录将 可在您当前的工作目录中创建。 vlib 5. 通过键入以下内容编译.vhd 文件 命令： vcom .vhd 6. 键入以下命令调用模拟器： vsim 如需后期编译模拟，请在 MAX PLUS II 中创建设计， 编译它， 然后使用生成的 VHDL 输出文件 （.vho） 完成步骤 2 到 6。