文章 ID: 000079572 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

Altera GX/GT/GZ 设备家族中的高速 GX 收发器链路条件损失,其重置顺序是什么?

环境

  • 重置
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    设备手册提供复位序列,以支持在链路启动过程中实现高速收发器初始化。该解决方案可解决链接条件丢失中的重置顺序。

    链接丢失可能因本地参考时钟源丢失或由于电缆拔掉而丢失。其他恶劣条件(例如断电)也可能导致来自其他设备/链路伙伴的信号丢失。

    本地 REFCLK(或其他参考时钟)条件损失

    如果本地参考时钟输入被禁用或不稳定,请执行以下步骤。

    • 监视pll_locked信号。 Pll_locked将在无法使用本地参考时钟源时取消维护。 
    • Pll_locked分表明一个稳定的参考时钟,因为 TX PLL 锁定到传入时钟。 您可以按照设备手册中提供的适当的重置顺序操作,从pll_locked开始。

    由于电缆拔下或远端关闭状态而导致链路丢失

    使用以下一种或多种方法来识别链接伙伴是否在发生链接的发生地。

    1. 信号检测在 PCIe 和基础模式中可用。 可以将rx_signaldetect信号监控为链路指示器丢失。rx_signaldetect将在合作伙伴返回时表明这一点。

    2. 可以在设备内核中实施 PPM 探测器,以实现没有信号检测的模式,以监视该链路。PPM 探测器将帮助您识别链接是否在不可识别。

    3. 用户逻辑中的数据损坏或 RX 相计算 fifo 溢出/不足状况可能表明链路状况丢失。

    在断开与上述方法的链路检测后,应应用以下重置序列之一。

    1. 对于自动 CDR 锁定模式:

    • 监视rx_freqlocked信号。 当 CDR 返回锁定到数据 (LTD) 模式时,链接丢失会导致rx_freqlocked去维护。
    • 表明rx_digitalreset。
    • 您可能会看到rx_freqlocked随着时间推移而变切换,这是 CDR 在锁对参考 (LTR) 和锁对数据 (LTD) 模式之间的切换。
    • de-assert rx_digitalreset,在rx_freqlocked后rx_freqlocked存在大量的时间,等于 tLTD_Auto (请参阅 设备数据表 )。

    注意:此步骤不适用于 Cyclone® IV GX 设备,由于功能差异。 rx_freqlocked不应用作 CDR 锁定到数据 (LTD) 指示器。 对于Cyclone IV GX 设备,必须在用户逻辑中实施 PPM 探测器,以确定存在链路和稳定的恢复时钟,然后再表明其rx_digitalreset。

    • 如果rx_freqlocked在任何时候都很低,请重新表明rx_digitalreset。
    • 如果在用户逻辑中观察到数据损坏或 RX 相计算 Fifo 溢出/不足状态,请确定 rx_digitalreset 2 个并行时钟周期,然后取消维护。

    该解决方案可能违反某些协议特定要求。 在这种情况下,您可以使用 手动 CDR 锁选项。

    2. 对于手动 CDR 锁定模式,不提供rx_freqlocked信号。检测到死路后,执行以下步骤:

    • 切换到锁对参考 (LTR) 模式
    • 表明rx_digitalreset。
    • 等待rx_pll_locked高性能
    • 当您检测到接收引脚上的传入数据(如前所述),切换到锁定到数据 (LTD) 模式。
    • 等待 tLTD_Manual duration (请参阅 设备数据表 )。
    • de-assert rx_digitalreset。

    相关产品

    本文适用于 8 产品

    Stratix® IV GX FPGA
    Stratix® IV GT FPGA
    HardCopy™ IV GX ASIC 设备
    Arria® GX FPGA
    Stratix® II GX FPGA
    Arria® II GX FPGA
    Arria® II GZ FPGA
    Cyclone® IV GX FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。