文章 ID: 000079491 内容类型: 故障排除 上次审核日期: 2021 年 08 月 29 日

为什么信号fixedclk_locked不在端口列表中?

环境

  • Quartus® II Subscription Edition
  • PCI Express
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    Stratix®   V 硬核 IP PCIe 内核 v12.0 中,固定模块由 Serdes 参考时钟输入直接驱动ref_clk,因此信号fixedclk_locked信号已从端口列表中删除。

     

    解决方法

     

    相关产品

    本文适用于 1 产品

    Stratix® V GX FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。