说明
在Stratix® V 硬核 IP PCIe 内核 v12.0 中,固定模块由 Serdes 参考时钟输入直接驱动ref_clk,因此信号fixedclk_locked信号已从端口列表中删除。
解决方法
在Stratix® V 硬核 IP PCIe 内核 v12.0 中,固定模块由 Serdes 参考时钟输入直接驱动ref_clk,因此信号fixedclk_locked信号已从端口列表中删除。
1
在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。
本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。