即使时钟启用信号已禁用时钟输出,也可以在 PLL 的输出时钟上看到脉冲。时钟启用的电路如下:
图 1。 时钟启用电路
如果在禁用时钟之前重置 PLL,则有可能输出时钟闪烁。 在重置 PLL 时,计数器的输出时钟被禁用。 在上面的电路中 ,clkena 被记录在来自计数器的时钟的负边缘。 如果将 PLL 放置在重置 clkena 寄存器中,它将保持其值高。 clkena 随后降低了寄存器,但寄存器的价值仍然较高。 当 PLL 从复位中取出时,计数器将重新开始计数。 由于 clkena 未注册,直到负边缘,时钟输出上的信号脉冲才会被看到。 下面的波形显示此行为。
图 2。Altera热插槽测试设置
为了防止此故障的发生,在将 PLL 放入重置之前,应始终将 clkena 信号降低。