文章 ID: 000079434 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

为什么在硬核内存控制器的 RTL 模拟期间,local_cal_success高但local_init_done保持较低状态?

环境

  • 英特尔® Quartus® Prime 标准版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    在 Arria® V 或 Cyclone® V 设备中运行基于 UniPHY 的硬核内存控制器的 RTL 模拟时,您可能会发现 local_cal_success 性能会高,但 local_init_done 保持较低状态。 local_init_done 该信号由基于输入的内部同步版本的硬内存控制器驱动 afi_cal_successlocal_init_done 信号和 local_cal_success 信号应该具有相同的行为。但是,如果多端口前端口 (MPFE) 的时钟输入或重置输入未正确连接,它们可能会有不同的行为。

    解决方法

    确保 MPFE 时钟和重置端口已正确连接。

    相关产品

    本文适用于 5 产品

    Arria® V GT FPGA
    Cyclone® V FPGA 和 SoC FPGA
    Arria® V GX FPGA
    Arria® V ST SoC FPGA
    Arria® V SX SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。