文章 ID: 000079344 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

为什么Stratix IV 设备中的 M9K 或 M144K 内存模块无法写入新数据,即使写入相关的控制信号正在正常运行?

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

如果在执行写入操作 (wren=1) 时,时钟信号不满足最小脉冲宽度规格(时钟高时间和时钟低时间),则新数据可能无法在Stratix® IV 设备中的内存模块中正确写入。 违反此规范的时钟信号可能会在以下模式下导致意外的内存行为:

 

  • M144K
    • True-Dual-Port,写入前读
    • 简单双端口,读前写
  • M9K
    • True-Dual-Port,写入前读

如果满足以下任何条件,则会选择"读前写"模式:

  •  同一端口读写参数设置为"NEW_DATA_WITH_NBE_READ"OR
  •  同一端口读写参数设置为"OLD_DATA"OR
  •  混合端口读写参数设置为"OLD_DATA"

如果应用程序无法保证时钟信号完整性,您可以执行以下选项之一:

  • 当时钟不稳定时(例如在开机或配置外部时钟源时),禁用写入操作 (wren=0)
  • 使用片上 PLL 作为内存模块的输入时钟源
  • 当时钟变得稳定时,声明DEV_CLRn超过 500μs,执行芯片范围的全局重置
  • 使用快速写入模式。当同一端口读写参数设置为"NEW_DATA_NO_NBE_READ"时,会选择此模式,混合端口读写参数设置为"DONT_CARE"

相关产品

本文适用于 3 产品

Stratix® IV E FPGA
Stratix® IV GT FPGA
Stratix® IV GX FPGA

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。