文章 ID: 000079316 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

为什么在使用 Altera_PLL_Reconfig IP 动态重新配置 Altera_PLL 时,fPLL C 计数器无法正确更新?

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

使用 Altera_PLL_Reconfig 时,从 C 逻辑计数器到 C 物理计数器的翻译逻辑可能会在 Quartus® II 软件版本 13.1 及更早版本中错误地映射,导致 IP 重新配置错误的物理计数器。

解决方法

在您的项目中禁用ADV_NETLIST_OPT_SYNTH_WYSIWYG_REMAP分配。当前版本的 Quartus® II 软件必须禁用此分配,以便动态更新 C 输出计数器。 该 IP 计划在 Quartus II 软件的未来版本中进行增强,以便您可以使用 C 输出计数器的ADV_NETLIST_OPT_SYNTH_WYSIWYG_REMAP分配和动态重新配置。

您可以参阅 AN 661:使用ALTERA_PLL和ALTERA_PLL_RECONFIG兆功能实施分段式 PLL 重新配置(PDF)。

相关产品

本文适用于 14 产品

Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Cyclone® V GX FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Stratix® V E FPGA
Cyclone® V SE SoC FPGA

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。