文章 ID: 000079255 内容类型: 故障排除 上次审核日期: 2014 年 03 月 04 日

* 错误:在 alt_mem_ddrx_controller.v 中找不到模块参数“CFG_CMD_GEN_OUTPUT_REG”以供覆盖

环境

  • 英特尔® Quartus® II 订阅版
  • 带有 UniPHY 英特尔® FPGA IP 的 DDR3 SDRAM 控制器
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    使用 ModelSim-英特尔® FPGA 仿真 DDR3 UniPHY 控制器时,您可能会看到上述错误。造成错误的原因是在 ModelSim vsim 细化调用中订购编译库。

    解决方法

    您必须确保包含 DDR3 编译文件的库首先在命令中列出。在这种情况下,工作目录包含 DDR3 编译的文件:

    vsim -novopt -t ps -L work -L altera_ver-L lpm_ver -L sgate_ver -L altera_mf_ver-L altera_lnsim_ver -L altera_mf -L altera_lnsim -L stratixiv <top_level_filename>

    建议您按照<IP_variation_name>_sim/mentor 目录中提供的msim_setup.tcl 文件进行文件 库订购。

    相关产品

    本文适用于 20 产品

    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Stratix® V GT FPGA
    Cyclone® V GX FPGA
    Stratix® V GS FPGA
    Arria® V GZ FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA
    Arria® II GZ FPGA
    Stratix® III FPGA
    Stratix® IV GX FPGA
    Stratix® IV GT FPGA
    Cyclone® V E FPGA
    Stratix® V E FPGA
    Stratix® IV E FPGA
    Cyclone® V SE SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。