文章 ID: 000079189 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

在Arria V GZ 和 Stratix V 收发器设备中使用以相同电压控制振荡器 (VCO) 频率运行的多个 ATX PLL 时,是否有任何建议?

环境

  • PLL
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    是的,在Arria® V GZ 和 Stratix® V 收发器设备中使用一个以上的 ATX PLL 以相同的 VCO 频率运行时,有布局建议。

    为了获得最佳的 ATX PLL 性能,您应该确保不两个以相同的 VCO 频率运行的 ATX PLL 相邻。此建议适用于位于同一收发器组中以及相邻收发器组中相邻的 ATX PLL。

    有关手置 ATX PLL 的 Quartus® II 软件设置文件 (.qsf) 分配示例如下。

    set_location_assignment LCPLL_X0_Y33_N57 -到"test_phy:phy|altera_xcvr_native_sv:test_phy_inst|sv_xcvr_plls:gen_native_inst.xcvr_native_insts[0].gen_bonded_group_plls.gen_tx_plls.tx_pls|pll[0].pll.atx_pll.tx_pll"

    您可以通过检查 Quartus II 软件平面布置器来确定 ATX PLL 坐标。

    相关产品

    本文适用于 6 产品

    Stratix® V GS FPGA
    Stratix® V GT FPGA
    Stratix® V GX FPGA
    Stratix® V FPGA
    Arria® V GZ FPGA
    Stratix® V E FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。