文章 ID: 000079148 内容类型: 故障排除 上次审核日期: 2021 年 08 月 29 日

为什么我在使用 UniPHY 模拟 DDR3 SDRAM 控制器时缺少 Hex 文件?

环境

    ModelSim*-英特尔® FPGA 版软件
BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

在版本 11.0 控制器中模拟 DDR2 SDRAM 或 DDR3 SDRAM 控制器将导致以下三条错误消息:

# ERROR:无法_ram_a.hex 读取 层次结构。#

# ERROR:无法_ram_b.hex 读取 层次结构。#

# ERROR:无法_ociram_default_contents.hex 读取 层次结构。#

在执行模拟的模拟项目目录中,hex 文件丢失。这些错误对模拟没有影响,模拟仍然可以在没有任何问题的情况下运行。

该解决方案是将 hex 文件从模拟子模块目录复制到模拟项目目录。

对于控制器示例设计,simulaton 项目目录为

内核_example_design/模拟/模拟/modelsim

而模拟子模块目录是

内核_example_design/模拟/内核_example_sim/子模块。

此问题将在 Quartus 的未来版本中解决® II 软件。

相关产品

本文适用于 1 产品

Stratix® IV E FPGA

1

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。