文章 ID: 000079111 内容类型: 产品信息和文件 上次审核日期: 2021 年 08 月 28 日

如何停止 Quartus® II 软件在设计中合并 PLL？

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

您可以通过将以下分配添加到您的 .qsf 文件中来禁用 PLL 合并到 Quartus® II 软件中：

set_global_assignment名AUTO_MERGE_PLLS关闭

通过单击 Settings -> Fitter Settings -> More Fitter 设置，还可以从"分配"菜单访问此设置。

相关产品

本文适用于 15 产品

Stratix® V FPGA
Stratix® IV FPGA
Stratix® III FPGA
Stratix® II FPGA
Stratix® FPGAs
英特尔® MAX® 10 FPGA
Cyclone® V FPGA 和 SoC FPGA
Cyclone® IV FPGA
Cyclone® III FPGA
Cyclone® II FPGA
Cyclone® FPGA
英特尔® Arria® 10 FPGA 和 SoC FPGA
Arria® V FPGA 和 SoC FPGA
Arria® II FPGA
Arria® GX FPGA

更多帮助？

联系支持中心

法律声明

1

在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考，未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突，应以英文版为准。 查看此页面的英语版本。