文章 ID: 000079038 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

无法在 Stratix V 设备的 FFT 参数编辑器中配置 DSP 资源优化复选框

环境

  • 英特尔® Quartus® II 订阅版
  • 转变
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    关键问题

    说明

    在针对 UniPHY 目标的 QDR II 和 QDR II SRAM 控制器中 Arria V 或 Cyclone V 设备,读取延迟不等于 2, 免费时钟 mem_cq_n 不用于捕获, 因此 ,该引脚被未使用。

    如果读取延迟等于 2, mem_cq_n 服务 作为捕获时钟,并 mem_cq 未使用。

    此问题影响针对 QDR II 和 QDR II SRAM 控制器的目标 Arria V 和 Cyclone V 设备,其中读取延迟不等于 2。

    解决方法

    您可以修改生成的选项手动启用此选项 变体文件手动, 从 DSP ARCH g => 0DSP ARCH g => 1 .

    解决方案状态

    此问题将在 FFT MegaCore 的未来发行版中解决 功能。

    相关产品

    本文适用于 1 产品

    Stratix® V FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。