文章 ID: 000078969 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

为什么在用 MAX 10 设备仿真Altera软 LVDS IP 时,我会看到错误的tx_outclock频率?

环境

  • Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于 Quartus® II 软件 14.1 及更早版本中的一个已知问题,在使用 MAX® 10 设备仿真Altera®软 LVDS IP 时,您可能会看到错误的tx_outclock频率。

     

    解决方法

    此已知问题仅影响模拟行为,预定在 Quartus II 软件的未来版本中修复。

    相关产品

    本文适用于 1 产品

    Intel® MAX® 10 FPGAs

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。